数字电路中的高低电平(电压)是真实存在的电压吗？还是只是数字？

admin

我们现在所说的数字电路主要是指二进制的数字电路，这是因为二进制电路实现起来最方便，可靠性好，成本低。但数字电路并不只有二进制。
在正逻辑下，数字电路中的“1”表示高电平，“0”表示低电平。负逻辑和此正好相反。高低电平在实际电路中都是有电压值的，通常电流较小。不同的电路或标准对高低电平的定义不同。在教科书或资料上为了简单一般只说"0/1" 或高低电平。此外，对于高低电平的检测，控制领域和通信领域的差别也是非常大。

admin

先说说电平标准的由来与标准:

在以高电平（1）和低电平（0）为格式的数字通信过程中必然要涉及到高和低对应的模拟电压值，而这个值的确定是有原因和历史的。具体而言就是和半导体器件的发展有关，例如TTL即Transistor-Transistor Logic （晶体管-晶体管逻辑集成电路），这是因为半导体器件中最先发明的是双极型晶体管。而后由CMOS工艺的发展给电路的供电需求带来新的改变而导致输出数字电平标准的变化。具体的如下:

TTL工艺

供电范围在0~5V；

对输出：大于2.4V是高电平；小于0.8V是低电平

对输入：大于2V是高电平；小于1.2V是低电平

TTL器件输出低电平要小于0.8V，高电平要大于2.4V。对于输入低于1.2V就认为是0，高于2.0V就认为是1。

因此可以得到TTL电平的输入低电平的噪声容限就只有(0.8-0)/2=0.4V，高电平的噪声容限为(5-2.4)/2=1.3V。

注意:TTL电平输入脚悬空时内部认为是高电平，且TTL电平输出不能驱动CMOS电平输入。

CMOS

供电范围在3~15V；

输出:低电平： <0.1Vcc ；高电平 ：>0.9Vcc。

输入:低电平： <0.3Vcc ；高电平：>0.7Vcc。

由于CMOS电源一般采用12V，则输入低于3.6V为低电平，噪声容限为1.8V，高于3.5V为高电平，噪声容限高为1.8V。

因此CMOS比TTL有更高的噪声容限。

知道了TTL,CMOS数字电平的量化范围以后，我们再说说模数转换，即A/D转换。

A/D转换

A/D转换俗称模数转换，即把模拟变量转换成数字变量，怎么转化呢？这就涉及到模数转换过程:

1.采样，采样精度与分辨率有关；

2.保持，采样后，过一段时间后，开关断开，采样电路进入保持模式，才是A/D真正开始转换；

3.量化，即把采集到的电压根据上面说的TTL与CMOS的高低电平范围进行高低电平转化；

4.编码，即把高低电平变成0101……这些二进制编码。

因此知道了高低电平由来，与模数转换以后，我们再回答楼主问题就比较简单！

即数字高低电平是真实存在的电压范围，通过真实电压范围得到数字电平的高或者低，即数字电平。