ARM处理器异常模式

    只要正常的程序流被暂时中止，处理器就进入异常模式。例如响应一个来自外设的中断。在处理异常之前，ARM7TDMI内核保存当前的处理器状态，这样当处理程序结束时可以恢复执行原来的程序。如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常，详见“异常优先级”部分。

     关于“异常的入口和出口处理”：如果异常处理程序已经把返回地址拷贝到堆栈，那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。

     关于“进入异常”：在异常发生后，ARM7TDMI内核会作以下工作：
     1.在适当的LR中保存下一条指令的地址，当异常入口来自：
     ARM状态，那么ARM7TDMI将当前指令地址加4或加8复制（取决于异常的类型）到LR中；
     为Thumb状态，那么ARM7TDMI将当前指令地址加4或加8 （取决于异常的类型）复制到LR中；异常处理器程序不必确定状态。
     2.将CPSR复制到适当的SPSR中；
     3. 将CPSR模式位强制设置为与异常类型相对应的值；
     4.强制PC从相关的异常向量处取指。
     ARM7TDMI内核在中断异常时置位中断禁止标志，这样可以防止不受控制的异常嵌套。
     注：异常总是在ARM状态中进行处理。当处理器处于Thumb状态时发生了异常，在异常向量地址装入PC时，会自动切换到ARM状态。
     关于“退出异常”：当异常结束时，异常处理程序必须：
     1.将LR中的值减去偏移量后存入PC，偏移量根据异常的类型而有所不同；
     2.将SPSR的值复制回CPSR；
     3.清零在入口置位的中断禁止标志。
     注：恢复CPSR的动作会将T、F和I位自动恢复为异常发生前的值。
     下面利用，图示来演示“进入异常”过程：
     1. 程序在系统模式下运行用户程序，假定当前处理器状态为Thumb状态、允许IRQ中断；
     2. 用户程序运行时发生IRQ中断，硬件完成以下动作：
     （1）将CPSR寄存器内容存入IRQ模式的SPSR寄存器
     （2）置位I位（禁止IRQ中断）
     （3）清零T位（进入ARM状态）
     （4）设置MOD位，切换处理器模式至IRQ模式
     （5）将下一条指令的地址存入IRQ模式的LR寄存器
     （6）将跳转地址存入PC，实现跳转 

     图示“退出异常”过程：
     在异常处理结束后，异常处理程序完成以下动作：
     （1）将SPSR寄存器的值复制回CPSR寄存器；
     （2）将LR寄存的值减去一个常量后复制到PC寄存器，跳转到被中断的用户程序。

     关于“异常优先级”：当多个异常同时发生时，一个固定的优先级系统决定它们被处理的顺序：

     注意：（1）未定义的指令和SWI异常互斥。因为同一条指令不能既是未定义的，又能产生有效的软件中断；
     （2）当FIQ使能，并且FIQ和数据中止异常同时发生时，ARM7TDMI内核首先进入数据中止处理程序，然后立即跳转到FIQ向量。在FIQ处理结束后返回到数据中止处理程序。数据中止的优先级必须高于FIQ以确保数据转移错误不会被漏过。